Digitale Schaltungstechnik/ Flipflop/ T-Flipflop/ Herleitung

Titelseite

Einleitung RS-Flipflop Aufbau mit NOR Aufbau mit NAND Blockschaltbild Wahrheitstabelle Impulsdiagramm weiteres Auflockerung Zusammenfassung Taktzustandgesteuertes RS-Flipflop Herleitung Wahrheitstabelle Zusammenfassung Taktzustandgesteuertes D-Flipflop Herleitung Wahrheitstabelle Zusammenfassung Taktflankengesteuertes D-Flipflop Herleitung Wahrheitstabelle Auflockerung Zusammenfassung T-Flipflop Herleitung Wahrheitstabelle Auflockerung bedingtes Toggeln Zusammenfassung JK-Flipflop Herleitung Unterschiede zur RS Zusammenfassung beidflanken gesteuertes JK-Flipflop Herleitung Zusammenfassung Ersatzschaltung Ersatzschaltungen mit JK Flipflop weitere Eingänge

Machen wir einen Versuch mit dem D-Flipflop: Was passiert wenn wir den negativen Ausgang mit dem Eingang verbinden.
Auch bei dieser Analyse legen wir die Startbedinung fest: Den Eingang können wir frei definieren. Legen wir ihn als 0 fest.
Die weiteren Zustände sind nicht fix, aber auch nicht voneinander unabhängig.
Um einen Anfang zu haben, definieren wir auch noch, dass der nicht negierte Ausgang auf 0 liegt.
Daraus ergibt sich, dass der negierte Ausgang 1 sein muss.
Als Folge davon ist auch der Eingang des Flipflops auf 1:
Nun legen wir Clock auf 1:
Das Flipflop übernimmt den Eingangswert und gibt in aus. In diesem Fall war am Eingang eine 1, welche das Flipflop bei der positiven Taktflanke übernommen hat. Da Q nun 1 ist, wird ${\overline {Q}}$ 0
Nun setzen wir Clock auf 0
Nichts passiert, da das Flip Flop nur auf die positive Taktflanke triggert
Nun setzen wir Clock wieder auf 1:
Das Flipflop übernimmt den Eingangswert und gibt in aus. In diesem Fall war am Eingang eine 0, welche das Flipflop bei der positiven Taktflanke übernommen hat. Da Q nun 0 ist, wird ${\overline {Q}}$ 1 Damit sind wir wieder bei der Ausgangssituation